Seorang pengarah Intel percaya bahawa reka bentuk transistor masa depan dapat mengurangkan permintaan untuk peralatan litografi lanjutan dalam pembuatan semikonduktor mewah.
Mesin litografi ultraviolet ekstrem ASML (EUV) adalah tulang belakang pembuatan cip maju moden, kerana mereka membolehkan syarikat -syarikat seperti TSMC untuk mencetak litar yang sangat kecil pada wafer silikon.Difahamkan bahawa teknologi EUV sangat kompleks, dan peralatan litografi EUV memerlukan sokongan kerjasama pelbagai teknologi interdisipliner untuk mencapai keupayaan pengeluaran besar-besaran kos efektif.ASML telah meneliti laluan teknologi lain bertahun -tahun yang lalu, tetapi akhirnya meninggalkan mereka.Pada masa ini tidak ada data yang boleh dipercayai yang menunjukkan bahawa sistem EUV yang matang sedang dibangunkan.
Walau bagaimanapun, pengarah Intel percaya bahawa reka bentuk transistor masa depan, termasuk transistor kesan lapangan pintu gerbang (Gaafets) dan transistor kesan medan pelengkap (CFET), akan lebih bergantung pada langkah-langkah pembuatan fotolitografi pasca dan mengurangkan kepentingan keseluruhan teknologi photolithography dalam pembuatan kerang mewah.
Seorang pengarah Intel yang enggan dinamakan menyatakan bahawa reka bentuk penghantaran masa depan akan mengurangkan pergantungan pada peralatan litografi maju dan lebih bergantung pada teknologi etsa.Walaupun mesin litografi adalah peralatan pembuatan cip yang paling popular, cip pembuatan juga melibatkan langkah -langkah lain.
Fotolitografi adalah langkah pertama proses, yang memindahkan reka bentuk ke wafer.Kemudian, reka bentuk ini ditetapkan melalui proses seperti pemendapan dan etsa.Semasa proses pemendapan, pengeluar cip bahan deposit ke wafer, sementara etching secara selektif menghilangkan bahan -bahan ini untuk membentuk corak transistor cip dan litar.
Pengarah Intel menyatakan bahawa reka bentuk transistor baru seperti Gaafet dan CFET dapat mengurangkan kepentingan mesin litografi dalam proses pembuatan cip.Mesin -mesin ini, terutamanya mesin litografi EUV, memainkan peranan penting dalam pembuatan 7nm dan cip teknologi canggih kerana keupayaan mereka untuk memindahkan atau mencetak reka bentuk litar kecil pada wafer.
Selepas pemindahan reka bentuk, etsa akan mengeluarkan bahan yang berlebihan dari wafer dan akhirnya menyelesaikan reka bentuk.Pada masa ini, kebanyakan reka bentuk transistor mengikuti model FinFET, di mana transistor disambungkan ke bahan penebat bawah dan dikawal oleh pintu yang mengawal arus dalamannya.Reka bentuk yang lebih baru, seperti Gaafet, membungkus pintu di sekitar transistor dan letakkan kumpulan transistor selari.Reka bentuk transistor Ultra High End, seperti CFET, kumpulan transistor bersama untuk menjimatkan ruang pada wafer.
Pengarah Intel menyatakan bahawa mengeluarkan bahan yang berlebihan dari wafer adalah penting kerana reka bentuk gaafet dan CFET "membungkus" pintu dari semua arah."Pembungkus" ini memerlukan pengeluar cip untuk menghilangkan bahan yang berlebihan secara mendatar, jadi bukannya meningkatkan masa wafer membelanjakan pada mesin litografi untuk mengurangkan saiz ciri, lebih baik untuk memberi tumpuan lebih kepada mengeluarkan bahan melalui etsa.
